GFがTSMCの「CoWoS」用Siインターポーザー米国生産

　GlobalFoundries（以下、GF）は2026年10月8日（米国時間）、TSMCと20億米ドル規模の製造契約を締結したと発表した。TSMCの先端パッケージング技術「CoWoS（Chip on Wafer on Substrate）」向けに、シリコン（Si）インターポーザーを米国で製造する。GFは米ニューヨーク州マルタの工場でSiインターポーザーの製造能力を整備し、2028年上半期に量産を立ち上げる計画だ。

　CoWoSは、AIや高性能コンピューティング（HPC）向けの先端パッケージング技術。複数の方式があり、このうち「CoWoS-S」では、チップ間を高密度に接続するためにSiインターポーザーを使用する。

　今回の契約に基づき、GFはTSMCにSiインターポーザーの製造サービスを提供する。契約期間は当初5年間で、今後の需要拡大に応じて生産能力をさらに増強する枠組みも設けた。GFは、ニューヨーク州マルタの工場で生産能力を拡大。Siに形成した深い溝（トレンチ）を利用するキャパシター「eDTC（embedded Deep Trench Capacitor）」を含む先端パッケージング技術に対応したSiインターポーザーについて、米国内初の供給拠点を確立する計画だ。追加する製造能力によって、複数世代の製品にわたり、先端パッケージングソリューションの供給規模を拡大し、柔軟性を高めるとしている。

　GFのCMOS事業担当シニアバイスプレジデントであるEd Kaste氏は「次世代AIシステムに必要な性能や電力効率、規模を実現する上で、先端パッケージングの重要性が高まっている。米国内の製造拠点を活用した製造サービスを提供することで、安全で拡張性の高い先端パッケージング向け部品の供給体制を構築する」としている。

関連記事

• TSMC「A14」設計にエージェントAI、Synopsysと協業
  SynopsysとTSMCは、先端半導体設計分野での協業を拡大する。TSMCの「A14」プロセス向けEDAフローを整備したほか、エージェント型AIを活用してアナログ／デジタル／マルチダイ設計の自動化を進める。先端パッケージング技術「CoWoS」を用いたマルチダイ設計や、「N2P」プロセス向けIP（Intellectual Property）の拡充にも取り組む。
• SiemensとTSMC、AIで半導体設計を自動化　DRC違反を修正
  Siemens Digital Industries SoftwareとTSMCは、AIを活用した半導体設計の自動化で協業を拡大する。設計ルールチェック（DRC）で検出した違反をAIエージェントが解析／修正する仕組みを開発したほか、TSMCの3次元（3D）IC技術「3DFabric」や先端プロセスへのEDAツール対応も進める。
• TSMCのCoWoSに「弱点」　HBM実装でIntelに商機か
  米国のアナリストらによると、TSMCの先進パッケージング技術「CoWoS（Chip-on-Wafer-on-Substrate）」が、AIアクセラレーターと広帯域メモリ（HBM）を統合する上で生産のボトルネックになっていて、Intelにファウンドリー顧客獲得のチャンスが生まれているという。Intelはインターポーザーを不要にできる「EMIB」などを武器に、AI半導体向け先進パッケージングで存在感を高めている。
• 光接続の標準規格「OCI」対応シリコン、GFが27年に投入
  GlobalFoundries（GF）が、AIインフラ向けの光インターコネクトのオープン規格である「Optical Compute Interconnect Multi-Source Agreement（OCI MSA）」をサポートするシリコンを投入する。早ければ2027年になる予定だ。
• シリコンフォトニクスと先進パッケージの統合が描く未来
  「IEDM 2025」におけるTSMCの講演内容を紹介するシリーズ。今回からは、次世代の先進パッケージ技術に関する内容を解説する。
• インターポーザに複数のシリコンダイを近接して並べる2.5次元集積化
  前回に続き、「IEDM 2025」におけるTSMCの講演内容を紹介する。TSMCの2.5次元パッケージング技術「CoWoS（Chip on Wafer on Substrate）」において、インターポーザを低コスト化する技術を解説する。

関連リンク

• プレスリリース（英文）

Copyright © ITmedia, Inc. All Rights Reserved.