AMD、「Zen 6」マイクロアーキテクチャを採用した第6世代EPYCサーバープロセッサを発表

AMDは本日、「Zen 6」CPUマイクロアーキテクチャを採用した第6世代EPYC「Venice」サーバープロセッサを発表しました。このファミリーには、4つの異なる製品ラインが含まれています。市場をリードするコア数と性能を備えたメインストリームサーバー向けのEPYC 9006（Socket SP7）、ノードあたりの性能を最適化したエンタープライズ向けEPYC 9006（Socket SP8）、より大容量のCPUキャッシュによって高性能コンピューティング（HPC）を加速するEPYC 9006X SP7、そしてLPDDRメモリを採用したAIホストノード向けのEPYC 9006 LP「Verano」プロセッサです。

EPYC 9006「Venice」ファミリーは、「Zen 6」コアを搭載したチップで最大96コア/192スレッド、「Zen 6c」コンパクトコアを搭載したチップで最大256コア/512スレッドのCPUコア構成を提供します。3D V-Cacheを搭載した「Venice-X」HPCプロセッサは、ソケットあたり最大1,152MBのL3キャッシュを備えます。また、AMDはこれらのプロセッサのメモリサブシステムを大幅に強化しており、Socket SP7では16チャネルDDR5メモリインターフェースを採用し、DDR5-8000 RDIMMをネイティブサポートするとともに、最大DDR5-12800速度のMRDIMMにも対応しています。さらに、一部のバリアントには24チャネルのLPDDR5Xインターフェースが搭載されており、現場で交換可能なSOCAMM2モジュールをサポートしています。

プラットフォームの観点では、EPYC「Venice」は1Pおよび2Pソケット構成をサポートしています。各ソケットは128レーンのPCI-Express Gen 6を提供し、CXL 3.1および第5世代Infinity Fabricによるメモリ拡張をサポートしています。同社はまた、管理者向けにいくつかの新しい電力管理およびQoS機能を導入しました。これには、Unified Power Provisioning（UPP）、Utilization-Based Power Scaling（UBPS）、およびFAST（Frequency-Adaptive Spectrum Technology）のサポートが含まれます。AMDはさらに、「Zen 6」マイクロアーキテクチャレベルおよびサーバープロセッサ固有のsIODレベルの両方で、新たなセキュリティ機能を導入しました。これには、PQCをサポートする強化されたRoTおよびRSA 4K暗号化、ならびに複数の新しい種類の物理攻撃およびサイドチャネル攻撃に対する緩和策が含まれます。

AMD EPYC「Venice」シリーズは現在生産中であり、9006 SP7シリーズは2026年第4四半期に出荷予定、9006 SP8は2027年前半に投入予定、9006X SP7シリーズのHPCプロセッサは2027年後半に投入予定で、9006 LPシリーズもあわせて投入される予定です。

「Zen 6」コアのIPC向上、より広い16チャネルDDR5メモリインターフェース、そしてより高速なDDR5-8000メモリを活用することで、EPYCプロセッサは、IntelおよびArmの同時代の製品と比較して、スループットと性能が大幅に向上していることが示されています。

以下ソース
https://www.techpowerup.com/351000/amd-announces-6th-gen-epyc-server-processors-powered-by-zen-6-microarchitecture